PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-006124

(43)Date of publication of application: 10.01.1995

(51)Int.CI.

G06F 13/36 G06F 13/16 G06F 13/38

(21)Application number: 05-333468

(22)Date of filing:

27.12.1993

(71)Applicant: INTERNATL BUSINESS MACH CORP (IBM)

(72)Inventor:

MOORE CHARLES ROBERT

MUHICH JOHN S REESE ROBERT J

(30)Priority

Priority number: 93 11041

Priority date: 29.01.1993


Priority country: US

(54) SYSTEM AND METHOD FOR INFORMATION TRANSFER

(57)Abstract:

PURPOSE: To provide an information transfer method and system between a plurality of buses.

CONSTITUTION: Between a plurality of first bus devices, information is transferred through a first bus. Between a plurality of second bus devices, information is transferred through a second bus. Between the first and second buses, information is transferred through a logic means. Since the logic means is used, the first bus device can operate in accordance with the waiting state of the second bus device for certain operation while the first bus device waits for another operation on the second bus.



LEGAL STATUS

[Date of request for examination] 27.12.1993 [Date of sending the examiner's decision of rejection] 01.10.1996

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3189139 [Date of registration] 18.05.2001 [Number of appeal against examiner's decision of rejection] 08-20781 [Date of requesting appeal against examiner's decision of 11.12.1996 rejection] [Date of extinction of right] 18.05.2004

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-6124

(43)公開日 平成7年(1995)1月10日

| (51) Int.Cl.6 | | 識別記号 | } | 庁内整理番号 | FΙ | 技術表示箇所 |
|---------------|-------|-------|----------|---------|----|--------|
| G06F | 13/36 | 310 | С | 8944-5B | | |
| | 13/16 | 510 | D | 9366-5B | | |
| | 13/38 | 3 4 0 | Α | 8944-5B | | |


| | | 審査請求 有 請求項の数31 OL (全 19 頁) |
|-------------|------------------|----------------------------|
| (21)出願番号 | 特願平5-333468 | (71)出願人 390009531 |
| • | | インターナショナル・ビジネス・マシーン |
| (22)出顧日 | 平成5年(1993)12月27日 | ズ・コーポレイション |
| | | INTERNATIONAL BUSIN |
| (31)優先権主張番号 | 011041 | ESS MASCHINES CORPO |
| (32)優先日 | 1993年1月29日 | RATION |
| (33)優先権主張国 | 米国 (US) | アメリカ合衆国10504、ニューヨーク州 |
| | | アーモンク (番地なし) |
| | | (72)発明者 チャールズ・ロバーツ・モア |
| | | アメリカ合衆国78750 テキサス州オース |
| | • | チン ロイヤルウッド・ドライブ 8802 |
| | | (74)代理人 弁理士 合田 潔 (外3名) |
| | | 最終頁に続く |

(54) 【発明の名称】 情報転送システムおよび方法

(57)【要約】

【目的】 複数のバス間で情報を転送するための方法お よびシステムを提供すること。

【構成】 複数の第1バス装置間では、第1のバスを介 して情報を転送する。複数の第2バス装置間では、第2 のバスを介して情報を転送する。第1のバスと第2のバ スの間では、論理手段を介して情報を転送する。論理手 段を使用することにより、第1バス装置が第2のバス上 の別の動作を待つ間に第2バス装置がある動作を待つ状 態に応じて、第1バス装置の動作が可能になる。



1

【特許請求の範囲】

【請求項 1 】複数のバス間で情報を転送するためのシステムであって、

複数の第1バス装置間で情報を転送するための第1のバスと、

複数の第2バス装置間で情報を転送するための第2のバスと、

前記第1のバスと第2のバスの間で情報を転送し、前記第1バス装置が前記第2のバス上の分離動作を待つ間に、前記第2バス装置が第1バス装置の動作を待つ状態 10 に応じて、前記第1バス装置の前記動作を可能にするための論理手段と、

を含むシステム。

【請求項2】前記複数の第1バス装置が入出力装置を備え、前記動作が前記第1バス装置による前記入出力装置への特定情報の出力を含むことを特徴とする、請求項1 に記載のシステム。

【請求項3】前記入出力装置がメモリ装置であることを 特徴とする、請求項2に記載のシステム。

【請求項4】前記動作が、前記第1バス装置のキャッシ 20 ユ・メモリから前記メモリ装置への前記特定情報の出力 を含むことを特徴とする、請求項3に記載のシステム。

【請求項5】前記キャッシュ・メモリ内の前記特定情報が前記メモリ装置内の関連する情報に対して修正された状態にある間に、前記第2バス装置が前記メモリ装置にアクセスしようと試みるのに応じて、前記動作が行われることを特徴とする、請求項4に記載のシステム。

【請求項6】前記第1バス装置が、複数のデータ段階の各々をそれぞれ関連するアドレス段階に応じて完了させることによって、前記第1のバスを介して情報を転送し、前記データ段階が、前記それぞれ関連するアドレス段階の順序で完了するように順序づけられることを特徴とする、請求項1に記載のシステム。

【請求項7】前記動作が、特定の前記データ段階のうちの1つを、前記データ段階のうちの先行する1つの前に完了することを含み、前記先行するデータ段階が、前記第1バス装置が前記分離動作を保留することによって延期されることを特徴とする、請求項6に記載のシステム。

【請求項8】前記論理手段が、前記第1バス装置を使用 40 可能にするととによって前記動作を可能にして、前記特定のデータ段階を前記先行するデータ段階の前に完了させることを特徴とする、請求項7に記載のシステム。

【請求項9】前記特定のデータ段階が書込みデータ段階であり、前記先行するデータ段階が読取りデータ段階であることを特徴とする、請求項8に記載のシステム。

【請求項10】前記第2のバスが、前記第1のバスを介して転送される情報と非同期的に情報を転送することを特徴とする、請求項1に記載のシステム。

【請求項11】前記分離動作が、前記第2バス装置によ 50 記第1バス装置の動作を待つ状態に応じて、前記第1バ

2

る前記第2のバスの制御の解除を含むことを特徴とする、請求項1に記載のシステム。

【請求項12】前記複数の第1バス装置が、前記第1バス装置と一体の入出力装置を含み、前記動作が、前記論理手段への前記入出力装置による特定情報の出力を含むことを特徴とする、請求項1に記載のシステム。

【請求項13】前記複数の第2バス装置が、前記第2バス装置と一体の入出力装置を含み、前記分離動作が、前記論理手段への前記入出力装置による特定情報の出力を含むことを特徴とする、請求項1に記載のシステム。

【請求項14】複数のバス間で情報を転送するためのシステムであって.

複数の第1バス装置のうちの少なくとも1つが、複数の データ段階とは別に複数のアドレス段階を完了すること によって情報を転送する、複数の第1バス装置間で情報 を転送するための第1のバスと、

複数の第2バス装置間で情報を転送するための第2のバスと、

前記アドレス段階およびデータ段階を監視し、それに応 0 じて前記第1のバスと前記第2のバスを介する前記第1 のバスと前記第2のバスの間での情報の転送を規制する 手段とを備えるシステム。

【請求項15】前記第2のバスが、前記第1のバスを介して転送される情報と非同期的に情報を転送することを特徴とする、請求項14に記載のシステム。

【請求項16】処理装置をバスと制御線とに接続する手段と、

データ段階がそれぞれ関連するアドレス段階の順序で完 了するように順序づけられ、複数のデータ段階の各々を それぞれ関連するアドレス段階に応じて完了させること によって、前記バスを介して情報を転送するための装置 用手段と、

前記制御線の状態に応じて、前記データ段階のうちの特定の1つを前記データ段階のうちの先行する1つより前に選択的に完了するための装置用手段と、

を備える処理装置。

【請求項17】前記特定のデータ段階が書込みデータ段階であり、前記先行するデータ段階が読取りデータ段階であることを特徴とする、請求項16に記載の装置。

0 【請求項18】複数のバス間で情報を転送するための方法であって、

複数の第1バス装置間で第1のバスを介して情報を転送する段階と、

複数の第2バス装置間で第2のバスを介して情報を転送する段階と、

論理手段を介して前記第1のバスと第2のバスの間で情報を転送する段階と、

前記論理手段を使用して、前記第1バス装置が前記第2 のバス上での分離動作を待つ間に前記第2バス装置が前 記第1バス装置の動作を待つ世に前記第2バス装置が前 ス装置の前記動作を可能にする段階とを含む方法。

【請求項19】前記可能にする段階が、前記第1バス装置による、前記複数の第1バス装置の入出力装置への特定情報の出力を可能にする段階を含むことを特徴とする、請求項18に記載の方法。

【請求項20】前記可能にする段階が、メモリ装置である前記入出力装置への前記特定情報の出力を可能にする段階を含むととを特徴とする、請求項19に記載の方法。

【請求項21】前記可能にする段階が、前記第1バス装 10 置のキャッシュ・メモリから前記メモリ装置への前記特 定情報の出力を可能にする段階を含むことを特徴とす る、請求項20に記載の方法。

【請求項22】前記可能にする段階が、前記キャッシュ・メモリ内の前記特定情報が前記メモリ装置内の関連する情報に対して修正された状態にある間に、前記第2バス装置が前記メモリ装置にアクセスしようと試みるのに応じて、前記出力を可能にする段階を含むことを特徴とする、請求項21に記載の方法。

【請求項23】前記第1のバスを介して情報を転送する前記段階が、複数のデータ段階の各々をそれぞれ関連するアドレス段階に応じて完了することによって、前記第1のバスを介して前記第1バス装置で情報を転送する段階を含み、前記データ段階が前記のそれぞれ関連するアドレス段階の順序で完了するように順序づけられることを特徴とする、請求項18に記載の方法。

【請求項24】前記可能にする段階が、前記第1バス装置を使用可能にして、前記データ段階のうちの特定の1つを、前記第1バス装置が前記分離動作を保留することによって延期された、前記データ段階のうちの先行する301つより前に完了する段階を含むことを特徴とする、請求項23に記載の方法。

【請求項25】前記可能にする段階が、前記第1バス装置を使用可能にして、前記特定のデータ段階を前記先行するデータ段階より前に完了させる段階を含み、前記特定のデータ段階が書込みデータ段階であり、前記先行するデータ段階が読取りデータ段階であることを特徴とする、請求項24に記載の方法。

【請求項26】前記第2のバスを介して情報を転送する前記段階が、前記第1のバスを介して転送される情報と非同期的に前記第2のバスを介して情報を転送する段階を含むことを特徴とする、請求項18に記載の方法。

【請求項27】前記可能にする段階が、前記第1のバス 装置が前記第2のバス装置による第2のバスの制御の解 除を待つ前記状態に応じて、前記動作を可能にする段階 を含むことを特徴とする、請求項18に記載の方法。

【請求項28】前記可能にする段階が、前記第1バス装 ヒーレンシ技術、パイプライン式動作 と一体となっている前記複数の第1バス装置の入出力 ンザクション動作をサポートする場合 表置による前記論理手段への特定情報の出力を可能にす デッドロック状態に陥ることなくそのる段階を含むことを特徴とする、請求項18に記載の方 50 確実に実現することができなかった。

法。

【請求項29】前記可能にする段階が、前記第1バス装置が、前記第2バス装置と一体となっている前記複数の第2バス装置の入出力装置による前記論理手段への特定情報の出力を待つ前記状態に応じて、前記動作を可能にする段階を含むことを特徴とする、請求項18に記載の方法。

【請求項30】複数のバス間で情報を転送する方法であって、

複数の第1バス装置のうちの少なくとも1つが、複数の アドレス段階を複数のデータ段階とは別に完了すること によって情報を転送する、複数の第1バス装置間で第1 のバスを介して情報を転送する段階と、

複数の第2バス装置間で第2のバスを介して情報を転送する段階と、

論理手段を使用して、前記アドレス段階およびデータ段階を監視し、それに応じて前記第1のバスと第2のバスを介する前記第1のバスと第2のバスの間での情報の転送を規制する段階とを含む方法。

20 【請求項31】前記第2のバスを介して情報を転送する前記段階が、前記第1のバスを介して転送される情報と 非同期的に前記第2のバスを介して情報を転送する段階 を含むことを特徴とする、請求項30に記載の方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般的には処理システムに関し、詳細には複数のバス間で情報を転送するための方法およびシステムに関する。

[0002]

【従来の技術】データ処理システムの効率を高めるためのある技術では、バスを介して共用メモリ装置に接続された複数の処理装置によって命令が同時に実行される。1つまたは複数の処理装置が、頻繁にアクセスされる情報を必要とするたびに共用メモリ装置に再アクセスする必要がないように、そのような情報を記憶しておくための常駐キャッシュ・メモリを持つことができる。複数の処理装置間に分配された情報の保全性、特に1つの処理装置によって修正された情報の保全性を維持するために、コヒーレンシ技術が使用される。また1つまたは複数の処理装置が、バスを介するバイブライン式動作および分割トランザクション動作をサポートすることができ

【0003】従来のいくつかの技術では、複数のバス間で情報を転送することが試みられた。それにもかかわらず、典型的な従来の技術では、特にバスが互いに非同期的に動作する場合、あるいは1つまたは複数のバスがコヒーレンシ技術、パイプライン式動作、または分割トランザクション動作をサポートする場合に、解決不可能なデッドロック状態に陥ることなくそのような情報転送を確実に実現することができなかった。

[0004]

【発明が解決しようとする課題】したがって、互いに非 同期的に動作する複数のバス間で情報が確実に転送され る、複数のバス間で情報を転送するための方法およびシ ステムが必要となった。また、情報転送が、解決不可能 なデッドロック状態に陥らない、複数のバス間で情報を 転送するための方法およびシステムが必要となった。更 に、1つまたは複数のバスがコヒーレンシ技術、バイブ ライン式動作、または分割トランザクション動作をサボ ートする、複数のバス間で情報を転送するための方法お 10 よびシステムが必要となった。

[0005]

【課題を解決するための手段】本発明の方法およびシス テムは、第1の態様では、複数のバス間で情報を転送す る。複数の第1バス装置間では、第1のバスを介して情 報を転送する。複数の第2バス装置間では、第2のバス を介して情報を転送する。第1のバスと第2のバスの間 では、論理手段を介して情報を転送する。論理手段を使 用することにより、第1バス装置が第2のバス上で別の 動作を待つ間に、第2バス装置がある動作を待つ状態に 20 応じて、第1バス装置の動作が可能になる。

【0006】本発明の方法およびシステムは、第2の態 様では、複数のバス間で情報を転送する。複数の第1バ ス装置間では、第1のバスを介して情報を転送する。第 1バス装置のうちの少なくとも1つが、アドレス段階を データ段階とは別々に完了することによって情報を転送 する。複数の第2バス装置の間では、第2のバスを介し て情報を転送する。論理手段を使用してアドレス段階と データ段階を監視し、それに応じて第1のバスと第2の バスの間で第1のバスと第2のバスを介した情報の転送 30 を規制する。

【0007】本発明のこれらの態様の技術的利点は、互 いに非同期的に動作する複数のバス間で情報が確実に転 送されることである。

【0008】本発明のこれらの態様のもう1つの技術的 利点は、情報転送が解決不可能なデッドロック状態に陥 らないことである。

【0009】本発明のとれらの態様のもう1つの技術的 利点は、1 つまたは複数のバスがコヒーレンシ技術、バ イプライン式動作、または分割トランザクション動作を 40 サポートするように、複数のバス間で情報が転送される ことである。

【0010】第3の態様では、処理装置がその装置をバ スおよび制御線に接続するための手段を含む。装置は更 に、複数のデータ段階をそれぞれ関連するアドレス段階 に応じて完了させることにより、バスを介して情報を転 送する装置用の手段を含む。データ段階は、それぞれ関 連するアドレス段階の順序で完了するように順序づけら れる。更に装置は、制御線の状態に応じて、データ段階 のうちの特定の1つを先行するデータ段階の1つより前 50 ようにバス要求制御線BR1(B)とバス許可制御線B

に選択的に完了させる手段を含む。

【0011】本発明のこの態様の技術的利点は、解決不 可能なデッドロック状態に陥ることなく、複数のバス間 で情報を転送するシステム用の処理装置が提供されると とである。

[0012]

【実施例】本発明の好ましい実施例およびその利点は、 図1ないし図7を参照することによって十分に理解され る。それぞれの図面で同じ部分および対応する部分には 同じ数字を使用する。

【0013】図1は、第1の例示的実施例に従ってバス 12とバス14の間で情報を転送するためのシステム1 0のブロック図である。バス12は、アドレス・バスA DDRESS(A) およびデータ・バスDATA(A) を含む。更にバス12は、後述の制御線、すなわちデー タ・バス書込み専用制御線DBWO(A)、高優先度ス ヌープ要求制御線HP_SNP_REQ(A)、および アドレス再試行制御線ARTRY (A)を含む。分かり やすくするために、バス12の他の制御線は示していな い。好ましい実施例では、アドレス・バスADDRES S(A)は32ビット幅、データ・バスDATA(A) は64ビット幅であり、それぞれ処理装置16および1 8の全クロック速度で動作することができる。

【0014】処理装置16および18はそれぞれ、バス 12のバスADDRESS (A) およびDATA (A)、ならびに制御線DBWO(A)、HP_SNP _REQ(A)、およびARTRY(A)に接続されて いる。入出力装置20は、バス12のバスADDRES S(A)およびDATA(A)、ならびに制御線ART RY(A)に接続されている。好ましい実施例では、入 出力装置20はメモリ装置である。代替実施例では、入 出力装置20はディスク記憶装置やバス・インターフェ ース装置など他のタイプの入出力装置である。

【0015】アービトレーション論理機構22は、制御 線DBWO(A)に接続されている。更にアービトレー ション論理機構22は、後述のように、バス要求制御線 BR1(A)、アドレス・バス許可制御線BG1

(A)、およびデータ・バス許可制御線DBG1(A) を介して処理装置16に結合されている。同様に、アー ビトレーション論理機構は、後述のようにバス要求制御 線BR2(A)、アドレス・バス許可制御線BG2

(A)、およびデータ・バス許可制御線DBG2(A) を介して処理装置18に結合されている。

【0016】バス14は、アドレス・バスADDRES S(B)とデータ・バスDATA(B)を含む。例示的 実施例では、バス14はNU-BUSとしての構造を有 する。処理装置24と入出力装置26は、バス14のバ スADDRESS (B) およびDATA (B) に接続さ れている。アービトレーション論理機構28は、後述の G1(B)を介して処理装置24に結合されている。 【0017】例示的実施例では、処理装置24はNU-BUS構造と互換性のあるマイクロプロセッサである。 好ましい実施例では、入出力装置26はメモリ装置であ る。代替実施例では、入出力装置26は、ディスク記憶 装置やバス・インターフェース装置など他のタイプの入 出力装置である。

【0018】パス間通信論理機構("ICL") 34は、 アウトバウンド待ち行列36、インバウンド待ち行列3 8、および制御論理機構40を含む。アウトバウンド待 ち行列36とインバウンド待ち行列38はそれぞれ、バ AADDRESS (A), DATA (A), ADDRE SS(B)、およびDATA(B)に接続されている。 制御論理機構40は、後述のようにバス要求制御線BR (1)、アドレス・バス許可制御線BG(1)、データ ・バス許可制御線DBG(I)、およびDEADLOC K(I)を介して、アービトレーション論理機構22に 結合されている。更に制御論理機構40は、後述のよう にバス要求制御線BR(O) およびバス許可制御線BG (O)を介してアービトレーション論理機構28に結合 されている。また制御論理機構40は、バス12の制御 線HP_SNP_REQ(A)とARTRY(A)にも 接続されている。

【0019】処理装置16と処理装置18と入出力装置 20はあいまって、バス12に接続された1組の装置を 形成する。代替実施例では、入出力装置20は、一点鎖 線の囲み42に示されるように、処理装置18と一体に なっている。他の代替実施例では、この1組の装置は、 バス12に接続される追加の処理装置および入出力装置 を含む。更に他の代替実施例では、処理装置18がバス 30 12に接続されない。

【0020】処理装置24と入出力装置26はあいまっ て、バス14に接続された1組の装置を形成する。代替 実施例では、入出力装置26は、一点鎖線の囲み44で 示したように、処理装置24と一体になっている。他の 代替実施例では、この1組の装置は、バス14に接続さ れた追加の処理装置および入出力装置を含む。

【0021】バス12および14は中央アービトレーシ ョン装置で制御されないので、バス12を介して転送さ る。バス12は、ICL34、入出力装置20、ならび に処理装置16および18の間で情報を転送する。アー ビトレーション論理機構22は、バス12に接続された 潜在的パス・マスタ、すなわちICL34と処理装置1 6および18との間で調停することによって、その情報 転送を同期させる。バス・マスタはアドレス・バスまた はデータ・バスを制御し、かつトランザクションを開始 または要求することができる。

【0022】トランザクションは、バス装置間での完全 交換である。バス・マスタがアドレス・バスを制御して 50 b、56bを有する。

いるアドレス段階の間、トランザクションは少くともア ドレス・トランザクションを含んでいる。更にトランザ クションは、交換に関係する1つまたは複数のデータ段 階の間、データ・バス上に1つまたは複数のデータ・ト ランザクションを含んでいる。

【0023】各潜在的バス・マスタは、前述したように 関連するバス要求制御線、アドレス・バス許可制御線、 およびデータ・バス許可制御線を介してアービトレーシ ョン論理機構22に結合される。代替実施例では、追加 の潜在的バス・マスタがバス12に結合され、それぞれ 関連するバス要求制御線、アドレス・バス許可制御線、 およびデータ許可制御線を介してアービトレーション論 理機構22に結合される。

【0024】バス14は、ICL34、入出力装置2 6、および処理装置24の間で情報を転送する。アービ トレーション論理機構28は、バス14に接続された潜 在的バス・マスタ、すなわちICL34と処理装置24 の間で調停することによって、その情報転送を同期させ る。各潜在的バス・マスタは、前述したように関連する バス要求制御線およびバス許可制御線を介してアービト レーション論理機構28に結合される。代替実施例で は、追加の潜在的バス・マスタがバス14に接続され、 関連するバス要求制御線、アドレス・バス要求制御線、 およびデータ許可制御線を介してアービトレーション論 理機構28に結合される。

【0025】バス12は、2つのバス・スレーブ、すな わち入出力装置20と10L34に接続されている。バ ス14は、2つのバス・スレーブ、すなわち入出力装置 26とICL34に接続されている。したがって、IC L34は、バス12およびバス14上でバス・マスタと してとバス・スレーブとしての両方の動作をする。バス ・スレーブは、バス・マスタによってアドレスされる装 置である。バス・スレーブは、アドレス段階の間に識別 され、データ段階の間にバス・マスタ用のデータを発信 または受信する役割を持つ。

【0026】図2ないし図5に、システム10のバス動 作を示す。図2を参照すると、アービトレーション論理 機構28は通常のマイクロプロセッサ・バス・プロトコ ルをサポートする。処理装置24と入出力装置26の間 れる情報と非同期的に情報がバス14を介して転送され 40 の例示的情報転送では、アドレス段階(「保有期間」) 50aの間に、処理装置24がアドレス・パスADDR ESS(B)上でのアドレス・トランザクションを完了 する。アドレス・パスADDRESS (B) 上でのアド レス・トランザクションに応じて、アドレス段階50a に関連するデータ段階(「保有期間」)50bの間に、 処理装置24はデータ・バスDATA(B)上でのデー タ・トランザクションを完了する。同様に後の情報転送 動作は、アドレス段階52a、54a、56aと、それ に応じてそれぞれに関連するデータ段階52b、54

【0027】図2に示すように、通常のマイクロプロセッサ・バス・プロトコルを用いる場合、アドレス段階50aは、それに関連するデータ段階50bが完了するまで続く。したがって、処理装置24がアドレス段階50aの間にアドレス・バスADDRESS(B)上でアドレス・トランザクションを完了した後、関連するデータ段階50bの間にデータ・バスDATA(B)上でデータ・トランザクションを完了するまで、処理装置24はアドレス・バスADDRESS(B)の制御を放棄しない。段階50aおよび50bの間、処理装置24はアドレス・バスADDRESS(B)とデータ・バスDATA(B)を同時に制御する。

【0028】比較すると、アービトレーション論理機構22は、アドレス・バスADDRESS(A)上のアドレス段階をデータ・バスDATA(A)上のデータ段階から結合解除することをサポートする。このようにして、アービトレーション論理機構22はバス12上でのパイプライン式動作と分割トランザクション助作をサポートする。たとえば、処理装置16は第1のトランザクションが完了する前に、バス12上で第2のトランザクションを開始することができ、更に、処理装置16はトランザクションをアドレス・トランザクションとデータ・トランザクションとに分割することができる。

【0029】図3を参照すると、処理装置16と入出力装置20の例示的情報転送では、アドレス段階60aは、それに関連するデータ段階60bより前に完了するので、アドレス段階60aとそれに関連するデータ段階60bは別々のものになる。そのような分割トランザクション動作によって、処理装置16はデータ・バスDATA(A)を制御する必要なしにアドレス・バスADD 30RESS(A)を制御することができる。

【0030】したがって、処理装置16および18は、 データ・バスDATA (A) を使用せずにアドレス・バ スADDRESS(A)上でアドレスだけの転送を完了 させ、それによりデータ・バスの帯域幅を保存すること によって、バスの通信量を最小限に抑えることができ る。またアドレス段階62aは、それに関連するデータ 段階62bが完了するまで続けることができる。更に、 アドレス段階とデータ段階は別々のものなので、異なる 処理装置用のアドレス段階64aおよび66aは、それ 40 ぞれに関連するデータ段階64 b および66 b が完了す る前に完了することができ、それによりプロセッサ間の パイプライン式動作を達成することができる。そのよう なパイプライン式動作および分割トランザクション動作 は、データ段階64bおよび66bなどの連続するデー タ段階を可能にすることによって、データ・バスDAT A(A)を効率良く使用するので、複数の処理装置のト ランザクションが、アービトレーション論理機構22か らの指示に応じてバス12上で効率良くインターリーブ される。

【0031】図4を参照すると、処理装置16および18はそれぞれ、プロセッサ内パイプライン式動作をサポートするための内部待ち行列を有する。処理装置16と入出力装置20の間の例示的情報転送では、処理装置16はアドレス段階70aをそれに関連するデータ段階70bより前に完了する。別の例示的情報転送の後のアドレス段階72aの間に、(前のアドレス段階70aに関連する)データ段階70bが完了する。またアドレス段階72aの間に、それ自体に関連するデータ段階72bが完了する。

10

【0032】処理装置16の異なる情報転送用のアドレス段階74aおよび76aは、それぞれに関連するデータ段階74bおよび76bが完了する前に完了することができる。話を簡単にすると、処理装置16は同時に最大2つの完了していない(「保留の」)データ段階を許容する。したがって、2つのデータ段階が完了していない場合、処理装置16は2つの保留のデータ段階のうちの1つを完了するまで別のアドレス段階を完了しない。代替実施例では、処理装置16は同時に3つ以上の保留データ段階を許容する。

【0033】図3を参照すると、バス12のプロトコルは一般に、データ段階60b、62b、64b、66bが、それぞれに関連するアドレス段階60a、62a、64a、66aの順序で完了することを必要とする。同様に、図4を参照すると、処理装置16は、設計により、データ段階70b、72b、74b、76bを、それらに関連するデータ段階70a、72a、74a、76aの順序で完了する。

【0034】それにもかかわらず、図5を参照すると、順序外れの分割トランザクションが、後述する特定の状況でアービトレーション論理機構22、1CL34、ならびに処理装置16および18によってサポートされて好都合である。そのような状況では、データ段階80 b、82b、84b、86bを、それぞれに関連するアドレス段階80a、82a、84a、86aの順序で完了する必要がない。図5に示したように、アドレス段階84aがアドレス段階86aより前に完了したとしても、データ段階86bはデータ段階84bより前に完了する。このようにして、アドレス段階86aおよびそれに関連するデータ段階86bに関する情報転送は、アドレス段階84aおよびそれに関連するデータ段階84bに関する情報転送の中に「包含」される。

【0035】各アドレス段階およびデータ段階は、アービトレーション、転送、終了の3つの段階を含む。アドレス段階におけるアービトレーション段階の間に、アービトレーション論理機構22はバス・アービトレーション信号に応答してパス・マスタにアドレス・バスADDRESS(A)の許可を与える。データ段階におけるアービトレーション段階の間に、アービトレーション論理50機構22はデータ・バスDATA(A)の制御をバス・

マスタに与える。複数の潜在的バス・マスタが、バス1 2の共用資源を求めて競合することがある。アービトレ ーション論理機構22は、公正プロトコルまたは他のプ ロトコルをサポートする。更に、アービトレーション論 理機構22はバス・マスタを転送先保留してアービトレ ーション・オーバーヘッドを最小にすることができるの で、バス・マスタはバスに関して調停する必要なしにバ スを制御する。

【0036】アドレス段階における転送段階の間に、バ スADDRESS (A) が動作される。データ段階にお ける転送段階の間に、バス・マスタはデータ・バスDA TA(A)をサンプリングまたは駆動する。終了段階の 間に、その段階が終了されまたは再試行を求める信号が

【0037】明らかに、バス14およびアービトレーシ ョン論理機構28のプロトコルは、パイプライン式動作 および分割トランザクション動作をサポートすることが できない。好都合にも、バス12および14は非同期的 に動作し、中央アービトレーション装置の制御を受けな 20 いので、バス12はバス14と直接的にはリンクしな い。このようにして、バス12と処理装置16と処理装 置18におけるパイプライン式動作と分割トランザクシ ョンの利点が、バス12がバス14に直接的にリンクす ることによって犠牲にされることはない。

【0038】図6は、処理装置16のシステム・インタ ーフェース100の概念的ブロック図である。処理装置 18は処理装置16と同じ設計である。システム・イン ターフェース100は、統合キャッシュ・メモリ104 とアドレス・バスADDRESS(A)の間に結合され 30 特定のアドレスから首尾よく入力する。 たスヌープ論理機構102を含む。

【0039】キャッシュ・メモリ104は、命令とデー タの両方を記憶する。キャッシュ・メモリ104は8重 セット連想性を有し、物理的にアドレス指定され索引づ けされる32キロバイトのキャッシュである。 キャッシ ュ・メモリ104は、128セクタの8つの組に編成さ れている。16ワードのキャッシュ行はそれぞれ、2つ の8ワード・セクタを含む。2つのセクタは連続するメ モリ・アドレスをキャッシュし、それに応じて共通行の アドレス・タグを共有する。キャッシュ・コヒーレンシ 40 は、セクタの細分性によって維持される。

【0040】アドレス変換/制御論理機構110は、キ ャッシュ・メモリ104、読取り待ち行列106、およ び記憶待ち行列108に結合されている。更にアドレス 変換/制御論理機構110は、命令取出し機構112お よび実行装置114にも結合されている。実行装置11 4は、浮動小数点処理装置、固定小数点処理装置、およ びブランチ処理装置を含む。

【0041】スヌープ論理機構102は、キャッシュ・

12

のトランザクションを「詮索(スヌープ)」する。コヒ ーレンシは、処理装置間で共用される情報の保全性、特 に処理装置によって修正された情報の保全性を維持する ための機構である。コヒーレンシを得るために、処理装 置16は、バス12上のトランザクションを監視して 「詮索」し、キャッシュ・メモリ104、読取り待ち行 列106、および記憶待ち行列108にコヒーレンシ動 作が必要であるかどうかを決定する。

【0042】システム・インターフェース100はさら ス・マスタによって、ハンドシェイク線とアドレス・パ 10 に、それぞれアドレス変換/制御論理機構110とアド レス・パスADDRESS (A)の間に結合された、読 取り待ち行列106および記憶待ち行列108を含む。 【0043】図1に関する例と同様に、処理装置16は 入出力装置20の特定のアドレスから情報を入力する。 処理装置16はその情報を修正してキャッシュ・メモリ 104に記憶する。後で、処理装置18が入出力装置2 0のその特定のアドレスから情報を入力しようと試み る。処理装置16のスヌープ論理機構102はアドレス を「詮索」し、キャッシュ・メモリ104が、詮索され たアドレスに、入出力装置20内の関連する情報に対し て修正された状態で情報を記憶していると判定する。 【0044】との一致に応じて、処理装置16はART

RY(A)をアサートして、キャッシュ・メモリ104 内の修正された情報との一致を処理装置18に通知す る。処理装置16は、処理装置18が修正された情報へ のアクセスを必要とすることを認識しているので、入出 力装置20の特定のアドレスへの、修正された情報のバ ースト書込み逆複写(「スヌーブ・ブッシュ」)を実行 する。次に、処理装置18は、情報を入出力装置20の

【0045】処理装置のトランザクションは、複数のア ドレスまたはデータのビートを含むことができる。バー ストは通常、合計サイズがキャッシュ・セクタに等しい 複数のビート情報転送である。ビートは通常、複数のバ ス・サイクルにわたることのできる処理装置インターフ ェース上の単一状態である。バス・サイクルは、通常バ ス・サンプリング速度によって定義される周期である。 【0046】キャッシュ・コヒーレンシはセクタ細分性 で維持されるので、キャッシュ・メモリ104の各セク タでとに別々のコヒーレンシ状態ビットが維持される。 ある行の第1のセクタがメモリからの情報で満杯になっ ているとき、処理装置16は、優先順位が最低のバス動 作として第2セクタのロードを試みることができる(動 的再ロード動作と呼ぶ)。

【0047】キャッシュ・メモリ104は、取出しおよ びロード/記憶動作用に、アドレス変換/制御論理機構 110専用の1つのポートを有する。またキャッシュ・ メモリ104は、バス12上のトランザクションの詮索 用に、スヌープ論理機構102専用の追加のポートを有 メモリ104にコヒーレンシを与えるために、バス12 50 する。したがって、スヌーブ動作が、処理装置16の取 出しおよびロード/記憶動作を妨げることはない。

【0048】システム・インターフェース100の読取 り待ち行列106および記憶待ち行列108は、アドレ ス・パイプライン化、詮索、書込み緩衝記憶などの機能 をサポートする。読取り待ち行列106は2つの読取り 待ち行列要素、すなわち読取り待ち行列要素AおよびB を含む。読取り待ち行列要素AおよびBは全体として、 最高2つの保留読取り動作を緩衝記憶することができ る。

【0049】記憶待ち行列108は3つの記憶待ち行列 要素、すなわち記憶待ち行列要素SNOOP、Aおよび Bを含む。記憶待ち行列要素AおよびBは記憶動作とセ クタ置換キャストアウトを緩衝記憶するので、セクタ置 換をキャッシュ・メモリ104から入出力装置20への 修正済みセクタの逆複写より前に行うことができる。

【0050】記憶待ち行列要素SNOOPは、スヌープ ・ブッシュ動作(後述する)を、待ち行列の記憶待ち行 列要素AおよびB内の動作より前に入れる。スヌープ・ プッシュ動作が必要なとき、ICL34がHP SNP _REQ(A)をアサートしている場合、処理装置16 はスヌープ・ブッシュ動作を記憶待ち行列要素SNOO P内に置く。そうでない場合は、処理装置16はスヌー プ・プッシュ動作を記憶待ち行列要素AおよびB内に置 く。

【0051】再び図1を参照すると、前述のようにアー ビトレーション論理機構22およびコヒーレンス技術に よって、複数の潜在的バス・マスタ (処理装置 16、処 理装置18、ICL34)がバス12上でサポートされ る。また、複数の潜在的バス・マスタ(処理装置24、 ICL34)が、バス14の共用資源を求めて競合する ことができる。アービトレーション論理機構28は、公 平プロトコルまたは他のプロトコルをサポートし、バス ・マスタを「転送先保留」して、 アービトレーション のオーバーヘッドを最小限に抑えることができる。

【0052】マルチプロセッサ・ソフトウェア・サポー トは、原子的なメモリ動作によって提供される。たとえ ば原子的バス・アクセスによって、同じアドレスに対す る読取り・書込み動作の一部分となるように試みること ができる。その場合、他のバス・マスタがアクセスする ことによって、処理装置に排他的アクセスを放棄させる ことはない。処理装置は、読取りと書込みを別々に開始 するが、原子的動作を試みているとメモリ・システムに 通知する。動作が失敗した場合は、状況が保存されるの で、処理装置は再び試みることができる。

【0053】バス12を参照すると、潜在的バス・マス タ(処理装置16、処理装置18、ICL34)はバス 要求線(BR1(A)、BR2(A)、BR(I))を アサートして、潜在的バス・マスタがアドレス・バスA DDRESS(A)の制御を要求していることを示す。 潜在的バス・マスタは、バス・トランザクションを実行 50 入出力装置20に逆複写する必要がある場合、前述のよ

14

する必要があるとき、バス要求線を連続的にアサートす る。転送先保留している場合、バス・マスタはバス要求 線をアサートしない。バス要求線は、パイプラインが満 杯の場合にアサートすることができる。

【0054】潜在的バス・マスタはそのバス要求線を否 定して、潜在的バス・マスタがアドレス・バスADDR ESS(A)の制御を要求していないことを示す。その ような状況では、バス・マスタが保留バス動作を有さな い、またはバス・マスタが転送先保留されている、また 10 はARTRY(A)線がバス12の前のサイクルで既に アサートされている可能性がある。潜在的バス・マスタ は、別のトランザクションが保留になっている場合で も、アービトレーション論理機構22からの受諾された 有資格のバス許可の後、少なくとも1バス・サイクルの 間バス要求線を否定する。また潜在的バス・マスタは、 ARTRY (A) 線がアサートされるのに応じて、少な くとも1バス・サイクルの間そのバス要求線を否定す

【0055】潜在的バス・マスタがバス要求線をアサー トするの応じて、アービトレーション論理機構22は潜 在的バス・マスタのバス許可線(BG1(A)、BG2 (A)、BG(I))をアサートして、潜在的バス・マ スタは適切な資格でバス12の次のサイクルでのアドレ ス・バスADDRESS(A)の制御を引き受けること ができることを示す。アービトレーション論理機構22 は、いつでもバス許可線をアサートすることができる。 バス・マスタは、第2のトランザクションを実行する必 要がある場合、第1のトランザクションのアドレス段階 が完了した後に、そのバス許可線の有資格のアサートに 30 ついて再び検査する。潜在的バス・マスタがバス許可線 を否定すると、潜在的バス・マスタが、バス12の次の サイクルでアドレス・バスADDRESS (A)の使用 を始めるのを許可されていないことを示す。アービトレ ーション論理機構22は一時にバス許可線のうちの1本 だけをアサートするので、アドレス・バスADDRES S(A)は一時に潜在的バス・マスタのうちの1つだけ の制御を受ける。

【0056】制御線ARTRY(A)は双方向信号線な ので、潜在的バス・マスタは、他の潜在的バス・マスタ がバス動作を再試行するのを許可することができる。潜 在的バス・マスタは、キャッシュ/メモリのコヒーレン シのためにまたはハードウェアの待ち行列問題のために ARTRY(A)をアサートする。たとえばICL34 は、アウトバウンド待ち行列36が満杯の場合にART RY(A)をアサートすることができる。

【0057】潜在的バス・マスタは、御線ARTRY (A) をアサートして、潜在的バス・マスタが詮索され たアドレス段階を再実行すべき条件を検出していること を示す。潜在的バス・マスタが詮索の結果として情報を

うに潜在的バス・マスタはそのバス要求線をアサートす る。制御線ARTRY(A)がアサートされないと、詮 索されたアドレス段階を再実行する必要がないことを示 す。

【0058】バス・マスタが現在アドレス・バスADD RESS(A)を制御している場合、ARTRY(A) をアサートすると、ARTRY(A)の否定後1バス・ サイクルまで、バス・マスタがそのバス要求線をただち に否定すべきであることを示す。そのとき、バス・マス タは詮索されたアドレス段階の再実行を試みるべきであ る。ARTRY(A)を否定すると、バス・マスタが詮 索されたアドレス段階を再実行する必要がないことを示

【0059】潜在的バス・マスタが現在アドレス・バス ADDRESS(A)を制御していない場合、ARTR Y(A)をアサートすると、ARTRY(A)の否定後 1バス・サイクルまで、潜在的バス・マスタがそのバス 要求線をただちに否定するべきであることを示す。

【0060】アービトレーション論理機構22は、潜在 的バス・マスタのデータ・バス許可線 (DBG1

(A)、DBG2(A)、DBG(I))をアサートし て、潜在的バス・マスタがバス12の次のサイクルでデ ータ・バスDATA (A) の制御を適切な資格で引き受 けることができることを示す。アービトレーション論理 機構22はいつでもデータ許可線をアサートすることが できる。潜在的バス・マスタがデータ・バス許可線を否 定すると、潜在的バス・マスタが、バス12の次のサイ クルでデータ・バスDATA(A)の使用を始めるのを 許可されていないことを示す。

【0061】アービトレーション論理機構22は、バス 30 許可線(BG1(A)、BG2(A)、BG(I)) お よびデータ・バス許可線(DBG1(A)、DBG2 (A)、DBG(I))を選択的にアサートし否定する ことによって、バイプライン動作に影響を及ぼす。処理 装置16はそれ自体のバス動作をあるレベルの深さまで パイプライン化する(プロセッサ間パイプライン化)と とができるが、複数の潜在的バス・マスタ間のバス12 上で行う(プロセッサ間パイプライン方式)ことのでき るバイブライン化の最大レベル数には制約がない。

【0062】ICL34は、バス12上のバス・スレー ブとして、バス12からの読取り命令および書込み命令 をバス14向けに入力し、 ICL34はその命令をアウ トバウンド待ち行列36内に置く。10134は、バス 14上のバス・マスタとして、パス14のバスADDR ESS(B)およびDATA(B)の制御権を獲得する ためにアービトレーション論理機構28へのBR(O) をアサートする。ICL34がBR(O)をアサートす るのに応じて、アービトレーション論理機構28は適切 な時間にBG(O)をアサートすることによって、IC L34にバス14の制御を与える。アービトレーション 50 ける。そのような状況でデータ・バスDATA(A)の

16

論理機構28がBG(O)をアサートするのに応じて、 ICL34はアウトバウンド待ち行列36内の1つまた は複数の命令を実行する。

【0063】 ICL34は、バス14上のバス・スレー プとして、バス12に向かうバス14から読取り命令お よび書込み命令を入力し、ICL34はその命令をイン バウンド待ち行列38内に置く。 ICL34は、バス1 2上のバス・マスタとして、バス12のバスADDRE SS(A)の制御権を獲得するためにアービトレーショ ン論理機構22へのBR(I)をアサートする。ICL 34がBR(I)をアサートするのに応じて、アービト レーション論理機構22は適切な時間にBG(1)をア サートすることによって、ICL34にADDRESS (A)の制御を与える。アービトレーション論理機構2 2がBG(I)をアサートするのに応じて、ICL34 はインバウンド待ち行列38内の1つまたは複数の命令 に関するアドレス段階を完了する。後の適切な時間に、 アービトレーション論理機構22はDBG(I)をアサ ートすることによって、ICL34にDATA(A)の 制御を与える。アービトレーション論理機構22がDB G(I)をアサートするのに応じて、ICL34は以前 に完了したアドレス段階に関連するデータ段階を完了す

【0064】ICL34は、バス12上のバス・マスタ として、制御線HP_SNP_REQ(A)をアサート する。HP_SNP_REQ(A)のアサートに応じ て、処理装置16は必要とされるスヌープ・ブッシュ動 作を記憶待ち行列108(図6)内の優先順位が最高の 動作として記憶待ち行列要素SNOOP内に置き、した がってそのスヌーブ・ブッシュ動作がバス12に関して 処理装置 16 によって待ち行列に入れられる次の動作と なる。

【0065】図3ないし図5に関して前に説明したよう に、バス12のプロトコルは通常、データ段階がそれぞ れに関連するアドレス段階の順序で完了することを必要 とする。同様に、処理装置16は設計により、データ段 階をそれぞれに関連するアドレス段階の順序で完了す る。それにもかかわらず、図5に関して前に説明したよ うに、特定の状況では、順序外れの分割トランザクショ ンがアービトレーション論理機構22、ICL34、な らびに処理装置16および18によってサポートされて 好都合である。

【0066】そのような順序外れの分割トランザクショ ンをサポートするために、アービトレーション論理機構 22は制御線DBWO(A)をアサートする。アービト レーション論理機構22が制御線DBWO(A)および DBG1(A)をアサートするのに応じて、処理装置1 6は、保留読取りデータ段階用ではなく保留書込みデー タ段階用にデータ・バスDATA (A) の制御を引き受 制御を引き受けた後、関連する書込みアドレス段階が関連する読取りアドレス段階より後にくる場合でも、処理装置16は(前に完了した読取りアドレス段階に関連する)保留読取りデータ段階を完了する前に(前に完了した書込みアドレス段階に関連する)保留書込みデータ段階を完了する。

【0067】このようにして、書込みアドレス段階およびそれに関連する書込みデータ段階に関する情報転送が、読取りアドレス段階およびそれに関連する読取りデータ段階に関する情報転送中に「包含」される。これに 10より、読取り動作の中に書込み動作が効果的に「包含」される。書込み動作はスヌープ・ブッシュ動作でもよい。同様に、アービトレーション論理機構22が制御線DBWO(A)およびDBG2(A)をアサートするのに応じて、処理装置18は保留書込みデータ段階用にデータ・バスDATA(A)の制御を引き受ける。

【0068】次の一連の事象は例示的な動作を表す。すなわち、(1)処理装置16がアドレス再試行なしに読取りアドレス段階を首尾よく完了して読取り動作を開始し、したがって関連する読取りデータ段階が保留になる。(2)処理装置16がアドレス再試行なしに書込みアドレス段階を首尾よく完了して書込み動作を開始し、したがって関連する書込みデータ段階が保留になる。(3)アービトレーション論理機構22が制御線DBW

O(A) およびDBG1(A)をアサートする。(4) 処理装置16が、読取り動作の中に保留書込み動作を「包含」するので、書込みデータ段階が読取りデータ段階に対して順序外れで完了する。(5)アービトレーション論理機構22がDBWO(A)をアサートせずに制御線DBG1(A)をアサートする。(6)処理装置16が保留読取りデータ段階を完了する。これらのどの事象の間でも、他の潜在的バス・マスタはバス動作をいくつでも試みることができる。

【0069】DBWO(A)のアサートの後、潜在的バス・マスタが保留書込みデータ段階を有することをアービトレーション論理機構22が検証するまで、アービトレーション論理機構22は潜在的バス・マスタのデータ・バス許可線をアサートしない。DBWO(A)を否定すると、各潜在的バス・マスタが、データ段階をそれぞれに関連するアドレス段階の順序で完了すべきであることを示す。

【0070】アービトレーション論理機構22は、潜在的バス・マスタが保留読取りデータ段階を有さない場合でもDBWO(A)をアサートすることができるが、そのようなDBWO(A)のアサートは書込みデータ段階が完了される順序に対して効果をもたない。順序づけ段階および書込みデータ段階は、DBG1(A)がいつアサートされるかにかかわらず、BG1(A)がアサートされるときの記憶待ち行列108(図6)内の記憶動作の順序によって決定される。

【0071】複数の書込み動作を1つの読取り動作中に包含することができる。たとえば、スヌープ・プッシュ動作は優先順位が最高の書込み動作であるが、特定の時間に複数のスヌープ・プッシュ動作が記憶待ち行列108内にあり得る。そのような状況では、複数のスヌープ・プッシュ動作を1つの読取り動作中に包含することができる。

18

【0072】アービトレーション論理機構22はバス12上の動作を監視し、バス12に関してバス・マスタの動作とバス・スリーブの動作を同期させる。制御のために、処理装置16および18、アービトレーション論理機構22、ならびにICL34は、動作を特別のバス・トランザクションのタイプとして認識する。パイプライン式トランザクション、分割トランザクション、および順序外れのトランザクションをサポートしかつ同期させるために、アービトレーション論理機構22は制御線DBWO(A)、ならびに各潜在的バス・マスタの個々のバス要求線、バス許可線、およびデータ・バス許可線を使用する。データ段階をそれに関連するアドレス段階に対して順序外れ完了するために、アービトレーション論理機構22は順序外れのデータ段階をその元になるアドレス段階と関連付ける。

【0073】重要なことであるが、システム10は、通信論理回路(アービトレーション論理機構22とICL34を含む)を介するバス12とバス14の間での情報転送をサポートする。バス14およびアービトレーション論理機構28のプロトコルは、バイブライン式動作および分割トランザクション動作をサポートしない。好都合にも、バス12および14は非同期的に動作し、中央アービトレーション装置の制御を受けないので、バス12はバス14と直接的にはリンクしない。このようにして、バス12ならびに処理装置16および18のパイプライン化および分割トランザクションの利点が、バス12をバス14に直接的にリンクすることによって犠牲にされることはない。

【0074】通信論理回路(アービトレーション論理機構22とICL34を含む)は、バス12と、非バイブライン式の非分割トランザクション・バスであるバス14との間で情報を転送する。そのようなバス間転送に関して、第1の処理装置が第2の処理装置の分離動作を待つ間にバス14に接続された第2の処理装置(処理装置24など)がバス12に接続された第1の処理装置(処理装置16など)の動作を待つ、デッドロック状態が生じ得る。そのようなデッドロック状態に応じて、通信論理回路(アービトレーション論理機構22とICL34を含む)は制御線DBWO(A)とDEADLOCK(I)を使用して、バス12に接続された第1の処理装置の動作を可能にすることによってデッドロック状態を解決する。

77000000 30 【0075】次の一連の事象は、例示的なデッドロック 状態および通信論理回路(アービトレーション論理機構 22と1CL34を含む)によるその解決を表す。

【0076】事象1。処理装置18が、読取りアドレス 段階をアドレス再試行なしに首尾よく完了して、入出力 装置26における情報を読み取るために読取り動作を開 始し、したがって関連する読取りデータ段階が保留とな り、読取り命令がICL34によってアウトバウンド待 ち行列36内に置かれる。

【0077】事象2。処理装置24が、読取りアドレス ・トランザクションを首尾よく完了して入出力装置20 で情報を読み取るために読取り動作を開始し、したがっ て読取り命令がICL34によってインバウンド待ち行 列38内に置かれる。バス14およびアービトレーショ ン論理機構28のプロトコルはパイプライン式動作およ び分割トランザクション動作をサポートしないので、処 理装置24は読取りアドレス・トランザクションを完了 した後もアドレス・バスADDRESS (B) の制御を 放棄しない。その代わりに、処理装置24は、データ・ バスDATA(B)上でデータ・トランザクションの完 ータ・バスDATA(B)を同時に制御する。

【0078】事象3。 ICL34の制御論理機構40 が、アウトバウンド待ち行列36とインバウンド待ち行 列38の両方にメモリ命令があるのに応じて潜在的デッ ドロック状態を検出する。それによって、制御論理機構 40はアービトレーション論理機構22への制御線DE ADLOCK(I) をアサートする。

【0079】事象4。話を簡単にすると、処理装置18 は同時に最大2つの保留データ段階を許容する。 したが つ処理装置18が既に保留読取りデータ段階を有する (事象1に関して前述した)のに応じて、アービトレー ション論理機構22は、(a) BG2(A)を使用し て、スヌープ・プッシュ動作以外の後続のどんなバス動 作についても、処理装置18にアドレス・バスADDR ESS(A)の制御を与えないことができ、または (b) 処理装置18にアドレス・バスADDRESS

(A)の制御を与えるが、書込み - 記憶動作ではないあ らゆる動作に応じてARTRY (A)をアサートするこ ともできる。これら2つの方式のうちの1つによって、 アービトレーション論理機構22は、必要とされるスヌ ープ・ブッシュ動作のために、処理装置18に2つの許 容される保留データ段階のうちの1つを取っておかせ る。

【0080】事象5。ICL34は、バス12上のバス ·マスタとして、バス12のバスADDRESS (A) の制御を獲得するためにアービトレーション論理機構2 2へのBR(I)をアサートする。ICL34がBR (1)をアサートするのに応じて、アービトレーション 論理機構22は、適切な時間にBG(I)をアサートし 50 20

て、ICL34にADDRESS (A) の制御を与え る。アービトレーション論理機構22がBG(I)をア サートするのに応じて、ICL34はHP_SNP_R EQ(A)をアサートし、インバウンド待ち行列38内 の読取り命令(事象2に関して前述した)用のアドレス 段階を完了する。

【0081】事象6。処理装置18がアドレスを「詮 索」し、そのキャッシュ・メモリが、詮索されたアドレ スに入出力装置20内の関連する情報に対して修正され た状態の情報を記憶していると判定する。この一致に応 じて、処理装置18はARTRY(A)をアサートし、 キャッシュ・メモリ内の修正された情報との一致をIC L34に通知する。

【0082】事象7。 ICL34が修正された情報への アクセスを必要とすることを処理装置18が認識し、か つHP_SNP_REQ(A)がアサートされるので、 処理装置18はスヌープ・ブッシュ動作を記憶待ち行列 内の(図6に関連して前に説明した)優先順位が最高の 動作として記憶待ち行列要素SNOOP内に置き、した 了を待つ間、アドレス・バスADDRESS(B)とデ 20 がってそのスヌープ・ブッシュ動作はバス12に関して 処理装置18によって待ち行列に入れられる次の動作と なる。

【0083】事象8。ARTRY (A) のアサートに応 じて、処理装置18を除くバス12上の他の全ての潜在 的バス・マスタはあらゆるバス要求を撤回する。処理装 置18がARTRY(A)をアサートしたので、処理装 置18はBR2(A)をアサートする。BR2(A)の アサートに応じて、アービトレーション論理機構22は BG2(A)をアサートする。BG2(A)のアサート って、DEADLOCK(I)のアサートに応じて、か 30 に応じて、処理装置18はアドレス再試行なしに書込み アドレス段階を首尾よく完了してスヌープ・ブッシュ動 作(事象7に関連して前に説明した)を開始し、したが って書込みデータ段階は保留される。

> 【0084】事象1ないし事象8までの結果、デッドロ ック状態が生じる。事象8の後、処理装置18は2つの 保留データ段階を有する。第1の保留データ段階は、処 理装置18が、処理装置24の分離動作を保留すること によって、すなわち処理装置24によるアドレス・バス ADDRESS (B) およびデータ・バスDATA

(B)の制御の放棄によって延期された読取りデータ段 階である。処理装置24がADDRESS(B)および DATA (B) の制御を放棄するまで、ICL34は、 事象1で処理装置18によって開始された読取り動作に 応じて、入出力装置26から情報を読み取ることができ ない。 ICL34がその情報を読み取ることができるよ うになるまで、処理装置18は第1の保留データ段階を 完了しない。第2の保留データ段階は、処理装置18が 第1の保留データ段階の完了を保留することによって延 期された書込みデータ段階である。

【0085】それにもかかわらず、処理装置24は処理

装置18の動作、すなわち処理装置18が第2の保留データ段階を完了するのを待つ。処理装置18が第2の保留データ段階を完了するまで、ICL34は、事象2の処理装置24によって開始される読取り動作に応じて入出力装置20から情報を読み取ることができない。ICL34がその情報を読み取ることができるようになるまで、処理装置24はアドレス・バスADDRESS(B)およびデータ・バスDATA(B)の制御を放棄しない。

【0086】好ましい実施例の重要な一態様では、バス・アービトレーション論理機構22は、(1)後に保留書込みデータ段階が続く保留読取りデータ段階を処理装置18が有すること、および(2)潜在的デッドロック状態を示すためにICL34がDEADLOCK(I)をアサートしていることを検出する。そのような状況では、バス・アービトレーション論理機構22は、DBG2(A)をアサートし同時にDBWO(A)をアサートすることによって、データ・バスDATA(A)の制御を処理装置18に与えるので好都合である。DBG2

(A) およびDBWO(A) のアサートに応じて、処理 20 装置18は読取り動作内に保留スヌープ・プッシュ動作を「包含」し、したがって保留書込みデータ段階は保留 読取りデータ段階に対して順序外れで完了する。

【0087】そのとき、処理装置18は残った1つの保留読取りデータ段階を有し、ICL34も保留読取りデータ段階を有する。アービトレーション論理機構22がDATA(A)の制御を処理装置18に与える場合、デッドロック状態は継続する。したがって、ICL34がDEADLOCK(I)を引き続きアサートするのに応じて、アービトレーション論理機構22はDBG(I)をアサートすることによってDATA(A)の制御をICL34に与える。

【0088】DBG(I)のアサートに応じて、ICL34は、事象2で処理装置24によって開始された読取り動作に従って、データ・バスDATA(A)を介して入出力装置20から情報を読み取る。ICL34は次いでデータ・バスDATA(B)を介して処理装置24にその情報を転送し、DEADLOCK(1)を否定する。

【0089】処理装置24はその情報を入力して読取り動作を完了した後、アドレス・バスADDRESS (B)とデータ・バスDATA (B)の制御を放棄する。処理装置24がそのバス14の制御を放棄した後、アービトレーション論理機構28はICL34がBR (O)をアサートするのに応じてBG (O)をアサートすることによって、バス14の制御をICL34に与える。次いでICL34は、事象1で処理装置18によって開始された読取り動作に従って、入出力装置26から情報を読み取る。

【0090】DEADLOCK(I)がアサートされな 50 線DEADLOCK(I)をアサートし、アービトレー

22

いので、アービトレーション論理機構22はDBWO (A)をアサートせずにDBG2(A)をアサートして、DATA(A)の制御を処理装置18に与える。DBG2(A)のアサートに応じて、処理装置18は、事象1で処理装置18によって開始される読取り動作に従って、データ・バスDATA(A)を介してICL34から情報を入力し、したがって処理装置18の保留読取りデータ段階が終了する。

【0091】図7は、システム10の第2の例示的実施例のブロック図である。図7では、システム10は、処理装置24、入出力装置26、およびアービトレーション論理機構28が置き換えられている点を除けば図1と同じである。その代わりに図7では、処理装置120、処理装置122、入出力装置124、およびアービトレーション論理機構126がある。

【0092】処理装置120および122は処理装置16および18と同じ設計である。更に、アービトレーション論理機構126はアービトレーション論理機構22と同じ設計である。図7に示す通り、バス14はバス12と同じ設計である。バス14は、アドレス・バスADDRESS(B)、データ・バスDATA(B)、制御線ARTRY(B)、HP_SNP_REQ(B)、およびDBWO(B)を含む。同様に、図7の制御線DEADLOCK(O)、DBG(O)、およびBR(O)は、制御線DEADLOCK(I)、DBG(I)、BG(I)、およびBR(I)とそれぞれ同じ設計である。

【0093】図7に示したシステム10に関して、以下の一連の事象は、例示的なデッドロック状態および通信30 論理回路(アービトレーション論理機構22、アービトレーション論理機構126、ICL34を含む)によるその解決法を記述したものである。

【0094】事象1。処理装置18は、アドレス再試行なしに読取りアドレス段階を首尾よく完了して、入出力装置124における情報を読み取るための読取り動作を開始し、したがって関連する読取りデータ段階は保留され、読取り命令はICL34によってアウトバウンド待ち行列36に置かれる。

【0095】事象2。処理装置120は、アドレス再試40 行なしに読取りアドレス段階を首尾よく完了して、入出力装置20における情報を読み取るために読取り動作を開始し、したがって関連する読取りデータ段階は保留され、読取り命令はICL34によってインパウンド待ち行列38に置かれる。

【0096】事象3。ICL34の制御論理機構40は、メモリ命令が同時にアウトバウンド待ち行列36とインバウンド待ち行列38の両方にあるのに応じて、潜在的デッドロック状態を検出する。したがって、制御論理機構40はアービトレーション論理機構22への制御線DFADLOCK(I)をアサートし、アービトレー

れる。

ション論理機構126への制御線DEADLOCK (O) をアサートする。

【0097】事象4。DEADLOCK(I)がアサー トされ、かつ処理装置18が既に保留読取りデータ段階 を有するのに応じて、アービトレーション論理機構22 は、必要なスヌーブ・ブッシュ動作のために2つの許容 される保留データ段階のうちの1つを処理装置18に取 っておかせる。あるいは、DEADLOCK(O)がア サートされ、かつ処理装置120が既に保留読取りデー タ段階を有するのに応じて、アービトレーション論理機 10 構126は、必要なスヌープ・ブッシュ動作のために2 つの許容される保留データ段階のうちの1つを処理装置 120に取っておかせる。

【0098】事象5。 ICL34は、バス12のバス・ マスタとして、バス12のバスADDRESS (A) の 制御を獲得するためにアービトレーション論理機構22 へのBR(I)をアサートする。ICL34がBR (1)をアサートするのに応じて、アービトレーション 論理機構22はBG(I)をアサートして、適切な時間 にICL34にADDRESS (A)の制御を与える。 アービトレーション論理機構22がBG(I)をアサー トするのに応じて、ICL34はHP SNP REQ (A)をアサートし、インバウンド待ち行列38内の読 取り命令(事象2に関して前述した)用のアドレス段階

【0099】事象6、処理装置18はアドレスを「詮 索」し、そのキャッシュ・メモリが情報を入出力装置2 0内の関連する情報に対して修正された状態でスヌープ されたアドレスに記憶していると判定する。この一致に 応じて、処理装置18はARTRY(A)をアサートし 30 て、キャッシュ・メモリ内の修正された情報との一致を ICL34に知らせる。

を完了する。

【0100】事象7。 ICL34が修正された情報への アクセスを必要とすることを処理装置18が認識し、か つHP_SNP_REQ(A)がアサートされたので、 処理装置18は記憶待ち行列要素SNOOP内のスヌー プ・ブッシュ動作を優先順位が最高の動作としてその記 憶待ち行列内に置き、したがってそのようなスヌープ・ プッシュ動作が、バス12に関して処理装置18によっ て待ち行列に入れられる次の動作となる。

【0101】事象8。ARTRY (A) のアサートに応 じて、処理装置18を除くバス12上の他の全ての潜在 的バス・マスタは、あらゆるバス要求を撤回する。処理 装置18がARTRY (A) をアサートしたので、処理 装置18はBR2(A)をアサートする。BR2(A) のアサートに応じて、アービトレーション論理機構22 はBG2(A)をアサートする。BG2(A)のアサー トに応じて、処理装置18はアドレス再試行なしで書込 みアドレス段階を首尾よく完了して、スヌープ・ブッシ

24

【0102】事象9。 ICL34は、バス14上のバス ·マスタとして、パス14のパスADDRESS(B) の制御を獲得するためにアービトレーション論理機構 1 26にBR(O)をアサートする。ICL34がBR (O) をアサートするのに応じて、アービトレーション 論理機構126はBG(O)をアサートすることによっ て適切な時間に I C L 3 4 に A D D R E S S (B) の制 御を与える。アービトレーション論理機構126がBG (O)をアサートするのに応じて、ICL34はHP_ SNP_REQ(B)をアサートし、アウトバウンド待 ち行列36内の読取り命令(事象1に関して前述した) 用のアドレス段階を完了する。

【0103】事象10。処理装置120はアドレスを 「詮索」し、キャッシュ・メモリが詮索されたアドレス に入出力装置124内の関連する情報に対して修正され た状態で情報を記憶していると判定する。この一致に応 じて、処理装置120はARTRY(B)をアサートし てそのキャッシュ・メモリ内の修正された情報との一致 20 をICL34に知らせる。

【0104】事象11。ICL34が修正された情報へ のアクセスを必要とすることを処理装置120が認識 し、かつHP_SNP_REQ(B)がアサートされた ので、処理装置120が記憶待ち行列要素SNOOP内 のスヌープ・ブッシュ動作を優先順位が最高の動作とし てその記憶待ち行列内に置き、したがってそのようなス ヌープ・ブッシュ動作がバス14に関して処理装置12 0によって待ち行列に入れられる次の動作となる。

【0105】事象12。ARTRY(B)のアサートに 応じて、処理装置120を除くバス14上の他の全ての 潜在的バス・マスタは、あらゆるバス要求を撤回する。 処理装置120はARTRY(B)をアサートしたの で、処理装置120はBR1(B)をアサートする。B R1(B)のアサートに応じて、アービトレーション論 理機構126はBG1(B)をアサートする。BG1 (B) のアサートに応じて、処理装置120はアドレス 再試行なしに書込みアドレス段階を首尾よく完了して一 スヌープ・プッシュ動作を開始する。

【0106】事象1ないし事象12の結果としてデッド ロック状態が生じる。事象12の後、処理装置18は2 つの保留データ段階を有し、処理装置120は2つの保 留データ段階を有する。処理装置18の第1の保留デー タ段階は、処理装置18が処理装置120の分離動作を 保留することによって、すなわち処理装置120が第2 の保留データ段階を完了するために、延期された読取り データ段階である。処理装置120が第2の保留データ 段階を完了するまで、「CL34は、事象1で処理装置 18によって開始された読取り動作に応じて入出力装置 124から情報を読み取ることができない。 ICL34 ュ助作を開始し、したがって書込みデータ段階は保留さ 50 がそのような情報を読み取ることができるようになるま

で、処理装置18は第1の保留データ段階を完了しな い。処理装置18の第2の保留データ段階は、その第1 の保留データ段階の完了を保留するために処理装置18 によって延期された書込みデータ段階である。

【0107】それにもかかわらず、処理装置120は処 理装置18の動作、すなわち処理装置18がその第2の 保留データ段階を完了するのを待つ。処理装置18がそ の第2の保留データ段階を完了するまで、ICL34 は、事象2で処理装置120によって開始された読取り 動作に応じて入出力装置20から情報を読み取ることが できない。ICL34がそのような情報を読み取ること ができるようになるまで、処理装置120はその第1の 保留データ段階を完了しない。処理装置120の第2の 保留データ段階は、処理装置120がその第1の保留デ ータ段階の完了を保留することによって延期された書込 みデータ段階である。

【0108】好ましい実施例の重要な一態様では、バス ・アービトレーション論理機構22は、(1)処理装置 18が、保留書込みデータ段階が後に続く保留読取りデ ータ段階を有すること、および(2) ICL34が潜在 20 的デッドロック状態を示するためにDEADLOCK (1)をアサートしていることを検出する。そのような 状況では、バス・アービトレーション論理機構22はD BG2(A)をアサートすると同時にDBWO(A)を アサートすることによって、データ・バスDATA (A)の制御を処理装置18に与えるので好都合であ る。DBG2(A)とDBWO(A)のアサートに応じ て、処理装置18はその読取り動作内にその保留スヌー プ・ブッシュ動作を「包含」し、したがってその保留書 込みデータ段階はその保留読取りデータ段階に対して順 30 ステムによって入力されることが好ましい。処理装置1 序外れで完了する。

【0109】ICL34がDEADLOCK(I)を引 き続きアサートするのに応じて、アービトレーション論 理機構22はDBG(I)をアサートすることによって ICL34にDATA(A)の制御を与える。DBG (1)のアサートに応じて、ICL34は事象2で処理 装置120によって開始された読取り動作に従って、デ ータ・バスDATA(A)を介して入出力装置20から 情報を読み取り、したがってICL34の保留読取りデ ータ段階は完了する。次いでICL34は、データ・バ 40 スDATA(B)を介して処理装置120にそのような 情報を転送しDEADLOCK(I)とDEADLOC K(O)を否定し、したがってデッドロック状態が解決 される。

【0110】あるいは、バス・アービトレーション論理 機構126は、(1)処理装置120が、保留書込みデ ータ段階が後に続く保留読取りデータ段階を有すると と、および(2)ICL34が潜在的デッドロック状態 を示すためにDEADLOCK (O) をアサートしてい ることを検出する。そのような状況では、バス・アービ 50 ことを特徴とする、(2)に記載のシステム。

26

トレーション論理機構126はDBG1(B)をアサー トし同時にDBWO(B)をアサートすることによっ て、データ・バスDATA(B)の制御を処理装置12 0に与えるので好都合である。DBG1(B)とDBW O(B)のアサートに応じて、処理装置120は、その 読取り動作内に保留スヌーブ・プッシュ動作を「包含」 し、したがってその保留書込みデータ段階はその保留読 取り段階に対して順序外れで完了する。

【0111】ICL34がDEADLOCK (0) を引 き続きアサートするのに応じて、アービトレーション論 理機構126はDBG(O)をアサートすることによっ て、ICL34にDATA(B)の制御を与える。DB G(O)のアサートに応じて、ICL34は、事象1で 処理装置18によって開始された読取り動作に従ってデ ータ・バスDATA(B)を介して入出力装置124か ら情報を読み取り、したがってICL34の保留読取り データ段階は完了する。次いでICL34は、データ・ バスDATA(A)を介してその情報を処理装置18に 転送し、DEADLOCK(I)とDEADLOCK (O)を否定し、したがってデッドロック状態が解決さ れる。

【0112】制御線DBWO(A)は、更にある種の外 部待機制御装置状況、および「ダンプと実行」動作など より複雑なメモリ動作に対して有用である。たとえば制 御線DBWO(A)は、ロード動作のためにメモリがア クセスされている間に、修正されたキャッシュ・メモリ ・セクタがメモリ・バッファにキャストアウトされる場 合に有用である。そのようなキャストアウトは、ロード ・メモリ待ち時間に否定的な影響を与えずにメモリ・シ 6は、トランザクションをパイプライン化することがで きるので、アドレス・バス・トランザクションを再試行 している間は、データ・パス・トランザクションを保留 することができる。

【0113】本発明に関連して、以下の事項について開 示する。

(1)複数のバス間で情報を転送するためのシステムで あって、複数の第1バス装置間で情報を転送するための 第1のバスと、複数の第2バス装置間で情報を転送する ための第2のバスと、前記第1のバスと第2のバスの間 で情報を転送し、前記第1バス装置が前記第2のバス上 の分離動作を待つ間に、前記第2バス装置が第1バス装 置の動作を待つ状態に応じて、前記第1バス装置の前記 動作を可能にするための論理手段と、を含むシステム。

【0114】(2)前記複数の第1バス装置が入出力装 置を備え、前記動作が前記第1バス装置による前記入出 力装置への特定情報の出力を含むことを特徴とする、

(1) に記載のシステム。

【0115】(3)前記入出力装置がメモリ装置である

【0116】(4)前記動作が、前記第1バス装置のキャッシュ・メモリから前記メモリ装置への前記特定情報の出力を含むことを特徴とする、(3)に記載のシステム。

【0117】(5)前記キャッシュ・メモリ内の前記特定情報が前記メモリ装置内の関連する情報に対して修正された状態にある間に、前記第2バス装置が前記メモリ装置にアクセスしようと試みるのに応じて、前記動作が行われることを特徴とする、(4)に記載のシステム。

【0118】(6)前記第1バス装置が、複数のデータ段階の各々をそれぞれ関連するアドレス段階に応じて完了させることによって、前記第1のバスを介して情報を転送し、前記データ段階が、前記それぞれ関連するアドレス段階の順序で完了するように順序づけられることを特徴とする、(1)に記載のシステム。

【0119】(7)前記動作が、特定の前記データ段階のうちの1つを、前記データ段階のうちの先行する1つの前に完了することを含み、前記先行するデータ段階が、前記第1バス装置が前記分離動作を保留することによって延期されることを特徴とする、(6)に記載のシステム。

【0120】(8)前記論理手段が、前記第1バス装置を使用可能にすることによって前記動作を可能にして、前記特定のデータ段階を前記先行するデータ段階の前に完了させることを特徴とする、(7)に記載のシステム。

【0121】(9)前記特定のデータ段階が書込みデータ段階であり、前記先行するデータ段階が読取りデータ段階であることを特徴とする、(8)に記載のシステム。

【0122】(10)前記第2のバスが、前記第1のバスを介して転送される情報と非同期的に情報を転送する ことを特徴とする、(1)に記載のシステム。

【0123】(11)前記分離動作が、前記第2バス装置による前記第2のバスの制御の解除を含むことを特徴とする、(1)に記載のシステム。

【 0 1 2 4 】 (12)前記複数の第1バス装置が、前記第1バス装置と一体の入出力装置を含み、前記動作が、前記論理手段への前記入出力装置による特定情報の出力を含むことを特徴とする、(1)に記載のシステム。

【0125】(13)前記複数の第2バス装置が、前記第2バス装置と一体の入出力装置を含み、前記分離動作が、前記論理手段への前記入出力装置による特定情報の出力を含むことを特徴とする、(1)に記載のシステ

【0126】(14)複数のバス間で情報を転送するためのシステムであって、複数の第1バス装置のうちの少なくとも1つが、複数のデータ段階とは別に複数のアドレス段階を完了することによって情報を転送する、複数の第1バス装置間で情報を転送するための第1のバス

と、複数の第2バス装置間で情報を転送するための第2のバスと、前記アドレス段階およびデータ段階を監視し、それに応じて前記第1のバスと前記第2のバスを介する前記第1のバスと前記第2のバスの間での情報の転送を規制する手段とを備えるシステム。

28

【0127】(15)前記第2のバスが、前記第1のバスを介して転送される情報と非同期的に情報を転送する ことを特徴とする、(14)に記載のシステム。

【0128】(16)処理装置をバスと制御線とに接続する手段と、データ段階がそれぞれ関連するアドレス段階の順序で完了するように順序づけられ、複数のデータ段階の各々をそれぞれ関連するアドレス段階に応じて完了させることによって、前記バスを介して情報を転送するための装置用手段と、前記制御線の状態に応じて、前記データ段階のうちの特定の1つを前記データ段階のうちの先行する1つより前に選択的に完了するための装置用手段と、を備える処理装置。

【0129】(17)前記特定のデータ段階が書込みデータ段階であり、前記先行するデータ段階が読取りデータ段階であることを特徴とする、(16)に記載の装置。

【0130】(18)複数のバス間で情報を転送するための方法であって、複数の第1バス装置間で第1のバスを介して情報を転送する段階と、複数の第2バス装置間で第2のバスを介して情報を転送する段階と、論理手段を介して前記第1のバスと第2のバスの間で情報を転送する段階と、前記論理手段を使用して、前記第1バス装置が前記第2のバス上での分離動作を待つ間に前記第2バス装置が前記第1バス装置の動作を待つ状態に応じて、前記第1バス装置の前記動作を可能にする段階とを

【0131】(19)前記可能にする段階が、前記第1 バス装置による、前記複数の第1バス装置の入出力装置 への特定情報の出力を可能にする段階を含むことを特徴 とする、(18)に記載の方法。

含む方法。

【0132】(20)前記可能にする段階が、メモリ装置である前記入出力装置への前記特定情報の出力を可能にする段階を含むことを特徴とする、(19)に記載の方法。

0 【0133】(21)前記可能にする段階が、前記第1 バス装置のキャッシュ・メモリから前記メモリ装置への 前記特定情報の出力を可能にする段階を含むことを特徴 とする、(20)に記載の方法。

【0134】(22)前記可能にする段階が、前記キャッシュ・メモリ内の前記特定情報が前記メモリ装置内の関連する情報に対して修正された状態にある間に、前記第2バス装置が前記メモリ装置にアクセスしようと試みるのに応じて、前記出力を可能にする段階を含むことを特徴とする、(21)に記載の方法。

50 【0135】(23)前記第1のバスを介して情報を転

送する前記段階が、複数のデータ段階の各々をそれぞれ 関連するアドレス段階に応じて完了することによって、 前記第1のバスを介して前記第1バス装置で情報を転送 する段階を含み、前記データ段階が前記のそれぞれ関連 するアドレス段階の順序で完了するように順序づけられ ることを特徴とする、(18)に記載の方法。

【0136】(24)前記可能にする段階が、前記第1 バス装置を使用可能にして、前記データ段階のうちの特 定の1つを、前記第1バス装置が前記分離動作を保留す ることによって延期された、前記データ段階のうちの先 10 行する1つより前に完了する段階を含むことを特徴とす る、(23)に記載の方法。

【0137】(25)前記可能にする段階が、前記第1 バス装置を使用可能にして、前記特定のデータ段階を前 記先行するデータ段階より前に完了させる段階を含み、 前記特定のデータ段階が書込みデータ段階であり、前記 先行するデータ段階が読取りデータ段階であることを特 徴とする、(24)に記載の方法。

【0138】(26)前記第2のバスを介して情報を転送する前記段階が、前記第1のバスを介して転送される 20情報と非同期的に前記第2のバスを介して情報を転送する段階を含むことを特徴とする、(18)に記載の方法。

【0139】(27)前記可能にする段階が、前記第1 のバス装置が前記第2のバス装置による第2のバスの制 御の解除を待つ前記状態に応じて、前記動作を可能にす る段階を含むことを特徴とする、(18)に記載の方 法

【0140】(28)前記可能にする段階が、前記第1 バス装置と一体となっている前記複数の第1バス装置の 30 入出力装置による前記論理手段への特定情報の出力を可 能にする段階を含むことを特徴とする、(18)に記載 の方法。

【0141】(29)前記可能にする段階が、前記第1 バス装置が、前記第2バス装置と一体となっている前記 複数の第2バス装置の入出力装置による前記論理手段へ の特定情報の出力を待つ前記状態に応じて、前記動作を 可能にする段階を含むことを特徴とする、(18)に記 載の方法。

【0142】(30)複数のバス間で情報を転送する方 40 法であって、複数の第1バス装置のうちの少なくとも1 つが、複数のアドレス段階を複数のデータ段階とは別に完了することによって情報を転送する、複数の第1バス装置間で第1のバスを介して情報を転送する段階と、複数の第2バス装置間で第2のバスを介して情報を転送する段階と、論理手段を使用して、前記アドレス段階およびデータ段階を監視し、それに応じて前記第1のバスと第2のバスを介する前記第1のバスと第2のバスの間での情報の転送を規制する段階とを含む方法。

【0143】(31)前記第2のバスを介して情報を転送する前記段階が、前記第1のバスを介して転送される情報と非同期的に前記第2のバスを介して情報を転送する段階を含むことを特徴とする、(30)に記載の方法。

30

[0144]

【発明の効果】以上のように、本発明によれば、互いに非同期的に動作する複数のバスの間で情報を確実に転送できる、複数のバスの間で情報を転送するための方法およびシステムが提供される。また、情報転送が解決不可能なデッドロック状態に陥らない、複数のバスの間で情報を転送するための方法およびシステムが提供される。更に、1つまたは複数のバスがコヒーレンシ技術、パイプライン式動作、または分割トランザクション動作をサポートする、複数のバスの間で情報を転送するための方法およびシステムが提供される。

【図面の簡単な説明】

【図1】第1の例示的実施例による、複数のバス間で情報を転送するためのシステムのブロック図である。

【図2】図1のシステムのバスの動作を示す図である。

【図3】図1のシステムのバスの動作を示す図である。

【図4】図1のシステムのバスの動作を示す図である。

【図5】図1のシステムのバスの動作を示す図である。

【図6】図1の処理装置におけるシステム・インターフェースの概念的ブロック図である。

【図7】第2の例示的実施例による、複数のバス間で情報を転送するためのシステムのブロック図である。 【符号の説明】

12 バス

0 14 バス

16 処理装置

18 処理装置

20 入出力装置

22 アービトレーション論理機構

24 処理装置

26 入出力装置

28 アービトレーション論理機構

34 パス間通信論理(ICL)機構

36 アウトバウンド待ち行列

0 38 インバウンド待ち行列

40 制御論理機構

100 システム・インターフェース

102 スヌープ論理機構

104 統合キャッシュ・メモリ


106 読取り待ち行列


108 記憶待ち行列


110 アドレス変換/制御論理機構

112 取出し機構


【図1】







【図7】



フロントページの続き

(72)発明者 ジョン・スティーブン・ミューイク アメリカ合衆国78759 テキサス州オース チン アルヴァーストーン・ウェイ 8606 (72)発明者 ロバート・ジェームズ・リーズ アメリカ合衆国78717 テキサス州オース チン イーフリアム・ロード 8100